News AMD Ryzen AI 7 Pro 360: Kleinere Zen-5-APU mit nur 3+5 Kernen trägt das Pro-Siegel

[CDLABSRadonP...]

Nur mit excellenten Marketing konnte Intel den 8086 auf dem Markt etablieren.
Die Aufgabe des Marketing ist es aus einem Halbleiterchip ein verkaufsfähiges Produkt zu machen.
Werbespots und Anzeigen sind nur der aller kleinste Anteil an den Aufgaben des Marketing.

Definitiv! Hier geht es aber nur um eine einzige SKU und das ist ein riesiger Unterschied.

 

[stefan92x]

Wenn AMD im größten Die 4 + 8 macht würde es mich sehr wundern, wenn AMD im nächst kleineren Die auf 4 + 4 geht. Ich würde eher auf 2 + 6 tippen, aber vielleicht machjt AMD ja auch etwas krummes wie 3 + 5.

Vier Kerne streichen (egal welche) macht es halt auch möglich, von zwei auf einen CCD runterzugehen und die komplette Logik zur Steuerung und den L3-Cache für den zweiten CCD rauszuwerfen. Das spart auch schon ordentlich Silizium. Aber ich stimme dir zu, dann ist wohl alles möglich, ob nun 2+6, 3+5 oder 4+4 ist letztlich ein Optimierungsproblem. Die immer noch geringen Taktraten von Zen 5c (die sich ja zu bestätigen scheinen) sprechen für mich halt dafür, dass 4+4 sinnvoll ist für einen Chip, der in Mainstream-Geräte rein soll und nicht nur ins Low End. Aber vielleicht will AMD das ja gar nicht, sondern es soll wirklich nur Low End sein?

Eigentlich ist die Frage in meinen Augen dann, wo AMD in Sachen Marktsegmentierung die Grenze zwischen Kraken und Strix ziehen will, was letztlich überhaupt keine technische Frage mehr ist. Dementsprechend wild können wir hier raten, weil technisch ja alles sinnvoll machbar ist

 

[ETI1120]

Vier Kerne streichen (egal welche) macht es halt auch möglich, von zwei auf einen CCD runterzugehen und die komplette Logik zur Steuerung und den L3-Cache für den zweiten CCD rauszuwerfen. Das spart auch schon ordentlich Silizium. Aber ich stimme dir zu, dann ist wohl alles möglich, ob nun 2+6, 3+5 oder 4+4 ist letztlich ein Optimierungsproblem.

AMD hat eigentlich schon gezeigt wo die Reise hingeht, Phoenix 2 und Strix Point haben das Verhältnis classic zu Dense von 1:2.

Und selbst im Desktop hat Phoenix 2 aka Hawk Point 2 eine ganz gute Figur abgegeben. Phoronix kam im Test zum Ergebnis, dass ein dense Kern ca. 84 % eines classic Kerns bringt. Das ist besser als es die Frequenzen eigentlich erwarten lassen. Im Desktop.

Die immer noch geringen Taktraten von Zen 5c (die sich ja zu bestätigen scheinen) sprechen für mich halt dafür, dass 4+4 sinnvoll ist für einen Chip, der in Mainstream-Geräte rein soll und nicht nur ins Low End. Aber vielleicht will AMD das ja gar nicht, sondern es soll wirklich nur Low End sein?

8 Kerne ist Low End, ernsthaft?

Wieso sollen die Taktraten gering sein? Die dense Kerne passen für die Frequenzen, die man in Notebooks haben will. Die classic Kerne können ihre Frequenzen doch nur in Ausnahmesituationen (User Interaction) ausfahren.

Wir reden von Notebook SoCs und hier ist böse gesprochen der hauptsächliche Nutzen von hohen Frequenzen in Benchmarks gut auszusehen und den Akku leerzusaufen.

Selbst 15 W für den SoC sind viel zu viel, wenn man mit einem kompakten Notebook 9 h im Akkubetrieb arbeiten will.

Eigentlich ist die Frage in meinen Augen dann, wo AMD in Sachen Marktsegmentierung die Grenze zwischen Kraken und Strix ziehen will, was letztlich überhaupt keine technische Frage mehr ist.

Wieso soll AMD eine Grenze zwischen Strix Point und Kraken Point ziehen?

AMD muss eine Produktpalette kreieren die für die Notebook OEMs stimmig ist. Stimmig in Performance, Power, Features und Preis.

Dementsprechend wild können wir hier raten, weil technisch ja alles sinnvoll machbar ist

Wie gesagt, es gab auch schon bei Phoenix und Phoenix 2 was die CPU angeht Überschneidungen.

Bei Strix Point und Kraken Point wird es unübersichtlicher weil AMD in den CPU-Namen nicht mehr die TDP-Klasse ausweist. Ich bin nun gespannt wie die Notebook OEMs damit umgehen. Weisen sie die konfigurierte TDP aus aus oder bleiben sie bei der Angabe 15 - 54 W von AMD. Ich kann mir auch nicht vorstellen, dass AMD alle Notebook SoCs in einen Topf schmeißt.

 

[Deinorius]

Vielleicht gehen sie einen Weg so ähnlich wie Nvidia. Die SoCs werden für eine bestimmte Spanne von TDP gefertigt und die TDP Angabe wird den OEMs überlassen, weil diese letztendlich entscheiden, wie sehr diese ausgereizt werden dürfen bzw. wie sie nach Profilen konfiguriert werden.

 

[latiose88]

hm diese kleinen socks sind verdammt interessant. vorallem wenn man damit mobil sein will und zudem ob es mit 17 " was wird, ist ne andere frage.

 

[stefan92x]

AMD hat eigentlich schon gezeigt wo die Reise hingeht, Phoenix 2 und Strix Point haben das Verhältnis classic zu Dense von 1:2.

Und niemand sagt, dass es dabei bleiben muss. Ich meine, wir diskutieren hier unter einer News über ein 3+5 Modell. Da gilt dieses Verhältnis ja auch nicht. Ebenso wenig bei einem 2+6 Design.

Selbst 15 W für den SoC sind viel zu viel, wenn man mit einem kompakten Notebook 9 h im Akkubetrieb arbeiten will.

Richtig. Ich hätte da statt Low End vielleicht auch eher Low Power schreiben sollen...

Je höher man die TDP schraubt, umso mehr Sinn macht es bei AMD, mehr große Kerne zu verbauen, um diese auch voll auszufahren. Bei <15W fährt man mit 2+6 sicher hervorragend, bei 65W TDP wird 4+4 einfach (etwas) mehr Leistung bringen, weil zwei Kerne mehr höher takten können.

Wieso soll AMD eine Grenze zwischen Strix Point und Kraken Point ziehen?

Grenze im Sinne von: Kraken bringt Performance X, für alles darüber muss man Strix verbauen

 

[ETI1120]

Und niemand sagt, dass es dabei bleiben muss. Ich meine, wir diskutieren hier unter einer News über ein 3+5 Modell. Da gilt dieses Verhältnis ja auch nicht. Ebenso wenig bei einem 2+6 Design.

Mit 8 Kernen lässt sich nun mal schwer ein Verhältnis von 1:2 realisieren.
3:5 und 2:6 sind aber deutlich näher an 1:2 als 4:4.

Je höher man die TDP schraubt, umso mehr Sinn macht es bei AMD, mehr große Kerne zu verbauen, um diese auch voll auszufahren. Bei <15W fährt man mit 2+6 sicher hervorragend, bei 65W TDP wird 4+4 einfach (etwas) mehr Leistung bringen, weil zwei Kerne mehr höher takten können.

Es gibt aber noch GPU und NPU, die auch ein bisschen Power ziehen. Gerade bei den Desktop Use Cases wo Spiele die wichtig sind.

Und wie wir gesehen haben gibt es wohl den auf 3 + 5 Kerne abgespeckten Strix Point. Dieser fällt unweigerlich an, da es nicht nur Dies mit 4 guten classic Kernen gibt. Und durch 3 + 5 setzt sich der 360 deutlich vom 365 (4+6) ab.

Grenze im Sinne von: Kraken bringt Performance X, für alles darüber muss man Strix verbauen

Das ist offensichtlich. Egal wie die Aufteilung der Kerne ausfällt, können die OEMs mit Kraken Point maximal 8 Kerne verbauen. Mehr geht nur mit Strix Point.

Die Frage ist eher, wie weit sich Strix Point bei 15 W tatsächlich von Kraken Point absetzen kann, und ob Kraken Point alles in allem betrachtet bei 15 W nicht die bessere Wahl ist. Mit Preis, Performance, Laufzeit mit Akku, ...

Und 15 W ist IMO für alle die ein Notebook öfters mobil ohne Netz betreiben will/muss der viel interessantere Fall. Wer seinen Notebook an nur zwischen verschieden Arbeitsplätzen bewegt, aber immer mit Netz betreibt, hat natürlich andere Prioritäten. Dann sind ein brauchbares Kühlsystem vorausgesetzt 54 W für das SoC realistisch.

Und bei den 8 Kern SKU deckt Strix Point eher die oberen TDP ab, während Kraken Point eher die unteren TDP abdeckt. Zur GPU gibt es auch nur Spekulationen. Mehr wie 8 CUs bei Kraken Point würden mich sehr wundern.

Vielleicht gehen sie einen Weg so ähnlich wie Nvidia. Die SoCs werden für eine bestimmte Spanne von TDP gefertigt und die TDP Angabe wird den OEMs überlassen, weil diese letztendlich entscheiden, wie sehr diese ausgereizt werden dürfen bzw. wie sie nach Profilen konfiguriert werden.

Die Notebook-Hersteller hatten bereits bei Phoenix die Möglichkeit die TDP zu konfigurieren. AMD hat aber 2 Bereiche vorgegeben, die durch verschiedene SKUs abgedeckt wurden.

Ich kann mir nicht vorstellen, dass der Prozess so gut ist, dass diese Unterscheidung keine Rolle mehr spielt und alle SoCs beim Binning ins selbe Körbchen wandern.
Wir haben hier den Faktor 3,6.

 

[Deinorius]

Das hat leider herzlich wenig mit der Güte von Prozessen und Binning zu tun, sondern mehr mit Marketing und was sich ein Hersteller einbildet, um es z.B. angeblich für Endkunden ohne Hintergrundwissen nicht zu leicht zu machen.

 

[bensen]

Der Preis für 4+4 statt 2+6 ist eine Die-Size von 3-4mm2. Das ist fast nichts.

Hab deinen Post übersehen.
Von 4+8 zu 4+4 ist auch nicht riesig. Aber irgendwo musst du dann mal anfangen ein paar mm² zu sammeln, wenn du nen Unterschied machen willst. Sonst lohnt es sich gar nicht.
Bei der GPU würde ich daher auch eher auf unter 8 CU tippen.
Das Problem ist, dass CPU und GPU immer weniger Platz einnimmt. Aber NPU, Display Controller und Video Decoder und Encoder will man auch nicht zwingend beschneiden, da man sonst den Markt verkleinert.
Beim IO, vor allem PCIe, wird man wohl wie auch bei Phoenix2 noch gut was holen.

 

[Convert]

Laut den Benchmarks ist der Ryzen AI 7 360 pro langsamer als der Ryzen 7940HS

https://wccftech.com/amd-ryzen-ai-9...i-7-pro-360-8-core-strix-apus-spotted-tested/

Eigentlich hätte AMD mit Einführung der "dense" Kerne, die niedrieger takten auch eine andere Namensgebung den Prozessoren gegeben müssen, damit ein 3+5C Design nicht gegen ein 8Core Design des Vorgängers antritt.

Ryzen AI 9 370 4+8 Kerne (12 Kerne) Strix Point
Ryzen AI 7 365 4+6 Kerne (10 Kerne) Strix Point
Ryzen AI 5 360 Pro 3+5 Kerne (8 Kerne ) Strix Point
Ryzen AI 5 360 4+4 Kerne (8 Kerne ) Kraken Point
Ryzen AI 3 oder 5 350 3+3 Kerne (6 Kerne) Kraken Point
Ryzen AI 3 340 2+2 Kerne (4 Kerne) Kraken Point

Kraken Point soll ja auch nur 8CUs haben. Wie soll dieser als Ryzen 7 gegen den Ryzen 7 8000er antreten, der 12Cus hat?

Ergänzung (8. Juli 2024)

Von 4+8 zu 4+4 ist auch nicht riesig.

Da man von zwei auf ein CCX wechselt, spart man sich die zusätzlichen 8MB L3-Cache und der verbraucht schon eine Menge Platz.

Bei der GPU würde ich daher auch eher auf unter 8 CU tippen.

8 CUs werden in der Gerüchteküche genannt. Das passt auch gut zu dem Ryzen 5 des Vorgängers, der ebenfalls 8 CUs hat.

 

[bensen]

Da man von zwei auf ein CCX wechselt, spart man sich die zusätzlichen 8MB L3-Cache und der verbraucht schon eine Menge Platz.

Ja klar. Aber die spart man aber auch wenn man weniger Zen 5 Cores nimmt.
Der Cache sieht auf dem Die Shot so groß aus wie 2 Zen5c. Insgesamt würde man weniger einsparen als von Phoenix zu Phoenix2 je nach Zuwachs bei den Zen5(c) Kernen vielleicht gleich viel.
Dann wäre aber Kraken Point immer noch ein Stück größer als Phoenix. Ich würde da eher denken die würden ein wenig mehr bei der CPU abspecken und auch weniger als 8 CU um da etwas drunter zu kommen.

 

[Convert]

Dann wäre aber Kraken Point immer noch ein Stück größer als Phoenix.

Wieso? Das glaube ich nicht. Das Zen5-Chiplet bei Ryzen 9.000 ist ja auch nicht größer als Zen4-Chiplet. Laut Gerüchten sogar etwas kleiner wegen der 4nm-Fertigung.

Warum sollte Kraken Point größer als Phoenix sein, wenn man statt 8 Kerne nun 4+4 Kerne hat? Statt 12 CU hat man dann auch nur 8 CU +NPU. D.h. die 4 CUs tauscht man gegen eine NPU ein. Zusätzlich spart man Fläche durch den Wechsel von 5nm auf 4nm.

Ergänzung (9. Juli 2024)

Der Cache sieht auf dem Die Shot so groß aus wie 2 Zen5c. Insgesamt würde man weniger einsparen als von Phoenix zu Phoenix2 je nach Zuwachs bei den Zen5(c) Kernen vielleicht gleich viel.

Wichtig wäre nicht nur, wie viel man einspart, sondern auch wie hoch die Verkaufszahlen sind, bzw. wie groß der Markt für den kleinen Chip ist. Wenn der Chip so klein ist, dass der Markt auch entsprechend klein, dann habe ich auch nicht viel davon, dass ich viel eingespart habe, weil dann einfach die verkaufte Menge fehlt um das Einsparen auch tatsächlich zu monetarisieren, weil ich ja dann gezwungen bin einen größeren Teil vom Markt mit dem größeren Chip abzudecken.

 

[bensen]

Wieso? Das glaube ich nicht. Das Zen5-Chiplet bei Ryzen 9.000 ist ja auch nicht größer als Zen4-Chiplet.

Genau deswegen ja. Strix Point ist 50 mm² größer als Phoenix. Phoenix2 hat nur 40 mm² gegenüber Phoenix eingespart. Wenn du jetzt bei der CPU noch weniger einsparen willst als bei Phoenix2, dann wird das Ding auch nicht kleiner.
Fragezeichen ist nur noch bei der CU Größe oder Zen5-Zen5c Verhältnis. Das hab ich mir noch nicht im Detail angeschaut.

Wichtig wäre nicht nur, wie viel man einspart, sondern auch wie hoch die Verkaufszahlen sind, bzw. wie groß der Markt für den kleinen Chip ist.

Das habe ich ja oben thematisiert.

 

[ETI1120]

Genau deswegen ja. Strix Point ist 50 mm² größer als Phoenix.

Darstellungen aus dem Foliensatz von AMD vom 3. Juni

Wenn ich diese Darstellung mit dem CCD von Zen 4 vergleiche, belegen auf dem Zen 5 CCD die Kerne inklusive L2 mehr Fläche und der L3 Cache weniger.

Also sind die Kerne sehr wohl größer geworden wie es auch die bekanntgewordenen Änderungen erwarten lassen.

Strix point soll so aussehen:

allerdings ist dies wahrscheinlich mit sehr viel künstlerischer Freiheit*)dargestellt.
Hier werden Zen 5 und Zen 5 c gleich groß dargestellt, was keinen Sinn ergibt.

Der L3 Cache sieht gerazu mikrig aus.

Die NPU von Strix Point ist wenn ich mich nicht irre um 80 % (ich sehe 8 Spalten) gewachsen.

Phoenix2 hat nur 40 mm² gegenüber Phoenix eingespart.

Phoenix 2 hat komplett auf die NPU verzichtet. Bei der NPU von Kraken Point wird AMD sehr wenig, falls überhaupt kürzen.

Beim Non Core sehe ich auch kein Potential, bleiben CUs und und CPU Kerne

Wenn du jetzt bei der CPU noch weniger einsparen willst als bei Phoenix2, dann wird das Ding auch nicht kleiner.Fragezeichen ist nur noch bei der CU Größe oder

Laut Locuza soll eine Navi 31 WPG mit 2,5 mm² haben.
Ein Zen 4 core hatte inklusive L2 3,84 mm²
Ein Zen 4 c Kern hatte inklusive L2 2,48 mm²

Ich denke bei Strix Point werden sich die Werte nicht drastisch ändern. IMO wird es sehr schwer mehr als 25 mm² einzusparen.

Und im übrigen ist der unterschied zwischen Zen 4 c und Zen 4 1,36 mm², etwas mehr als ein halber WGP von Navi 31.

Zen5-Zen5c Verhältnis. Das hab ich mir nicht nicht im Detail angeschaut.

Lauf David Huang liegen die Frequenzen von Zen 5c im selben Bereich wie von Zen 4c.
Deshalb gehe ich davon aus, dass sich am Flächenverhältnis Zen 5c : Zen 5 praktisch nichts ändert.



*) Zum Thema künstlerisceh Freiheit, wenn man die Strukturen dieser Darstellung von Phonix mit der von Strix Point vergleicht, dann sieht man dass die Strukturen die hier den L3-Cache darstellen sollen bei Strix Point Strukturen der Zen 5c darstellen sollen. Und die Zen 4 und Zen 5 kerne werden identisch dargestellt.

https://riallto.ai/notebooks/3_1_Color_threshold_example.html

 

[bensen]

@ETI1120
Gibt ja diesen Mini Die Shot von Strix Point. Der ist glaub ich wertvoller als diese Schaubilder.

Auf der "geleakten Roadmap" steht bei Kraken Point für die NPU zumindest ebenso 45-50 TOPS dran.


Ist das eigentlich schon bekannt?
https://blog.hjc.im/zen5-preliminary-review.html

Demnach könnte Zen 5 im mobile abgespeckt sein (SIMD).

 

[ETI1120]

Ich folge David Huang auf Twitter. Wir haben diesen Blog Post in einem anderen Thread diskutiert.
https://www.computerbase.de/forum/t...hmarks-mit-ryzen-ai-300.2199925/post-29522627

Ein abgespekter Zen 5 in Strix Point würde die Abweichung in der Darstellung der Kerne erklären.
Allerdings hat David Huang in einem Üost auf Twitter auch erwähnt dass AMD per BIOS sehr wohl per Software Funktionseinheiten deaktivieren kann. Eventuell war dies beim Notebook der Fall.

Auch passen seine Ergebnisse bei Geek Bench 5 und 6 nicht so recht zu den anderen Leaks. Die Ergebnisse von David Huang haben eigentlich nahegelegt dass Zen 5 in Multicore mehr zulegt als in Single Core. Alle anderen Leaks besagen dass es Multicore weniger ist.