News AMD Ryzen AI 300: Zen-5(c)-APU mit RDNA 3.5 und 50-TOPS-NPU für den Copilot+

[bensen]

Wenn es brauchbare Programme dafür gibt, könnte man eine NPU doch auch im PCIe-Steckplatz nachrüsten, warum gibt es solche Bauform eigentlich noch nicht?

Weil das Teil eine starke IO Anbindung braucht.
Das Teil müsste also idealerweise einen PCIe x16 5.0 Anschluss und einige GB schnellen Speicher haben. Ist deutlich ökonomischer das zu integrieren.

 

[Deinorius]

Sind das die Chips die dann auch in Gaming-Handhelds wie dem SteamDeck(2) landen?

Nicht im Steam Deck 2! Bis das daher kommt, ist sicher schon der Nachfolger vom Strix Point draußen.

In der Hinsicht mache ich mir da schon eher Gedanken zum Z2 (Extreme) und wie diese aussehen könnten. Hoffentlich ...:
Z2 Extreme - 4 Zen5, 4 Zen5c, 16 CU, NPU deaktiviert
Z2 - 2 Zen5, 4 Zen5c, 8-12 CU, NPU deaktiviert

In Gaming Handhelds ist die NPU uninteressant. Damit diese genutzt werden kann, braucht es erstmal Software, die darauf zugreifen kann und ich weiß nicht, ob für spezifische Funktionen wie Upscaler oder Frame Generation diese ML-Einheiten nicht direkt in der GPU integriert sein müssen.
Andere Frage ist auch, ob diese im Vergleich zu den Ryzen AI Modellen auch günstiger angeboten werden.

Zen4c-Kerne schaffen 3.5GHz oder so, wuerde ich bei Zen5c auch so erwarten.

3,5 GHz schaffen ist das eine, eine andere diese effizienter als Zen5 zu erreichen.
Bisherige Tests (also einer ...?) bei Zen4(c) deuten darauf, dass 3,5 GHz schon ineffizienter ist. Ich würde mir mehr Tests in der Richtung wünschen.

Die Frage ist, ob das ein L3 Cache ist, wie bei Phoenix2 oder sind es zwei CPU Cluster mit getrenntem L3 Cache.

Verflucht, ich habe mich schon gefreut, dass der L3 vergrößert wurde, aber du hast völlig recht. Ist jetzt getrennt. Aber immerhin stehen jetzt 4 Kernen volle 16 MB zur Verfügung. Bisher mussten sich 8 Kerne diesen teilen. Erst Benchmarks werden zeigen können, wie sich das auswirken wird.

Ich denke das Steam Deck 2 wird wieder ein Custom Chip nutzen.

Das ist zumindest aus logischer Betrachtung sehr sicher sogar. Ich wäre äußerst traurig, wenn Valve diesen Weg nicht wieder gehen würde.
6x Zen5c mit wie vielen CUs auch immer sich mit N3 mind. ausgehen.

Für Zen 6 sollen doch mehr Kerne ins CCX kommen, Strix Point wäre doch hier ein guter Anfang dafür

Wenn CCX mit Zen6 vergrößert werden soll, macht es doch keinen Sinn, dass das schon bei Zen5 passiert. Aber möglicherweise meinst du das eher ironisch.

In der Regel ist ja die Grafikeinheit beim Steam Deck eher die Bremse.

Ich würde eher sagen, es ist primär die Effizienz, auch wenn diese beim Steam Deck die beste darstellt.

On-Package HBM

Dieses Pferd ist schon soooooo oft tot geritten worden.

 

[ghecko]

Dieses Pferd ist schon soooooo oft tot geritten worden.

Und ich werde weiter Reiten, bis das tote Pferd anfängt zu laufen.

 

[bensen]

@ghecko
Es macht im Handheld einfach keinen Sinn.

 

[Deinorius]

Ich würde darauf wetten, dass dieses Pferd selbst in den nächsten 10 Jahren nicht mal zum Reiten kommen wird.

 

[ghecko]

dass dieses Pferd selbst in den nächsten 10 Jahren nicht mal zum Reiten kommen wird

Das Pferd kann jeder sofort reiten, der möchte. Ich hätte das was Intel mit Kaby Lake-G gemacht hat nur gerne mit aktuellen Architekturen.

 

[Cark]

AMD wirbt für Strix Point mit "up to an average 36 more perfomance for Gaming" verglichen mit einem Core Ultra 9 185H.

YouTube

An dieser Stelle steht ein externer Inhalt von YouTube, der den Forumbeitrag ergänzt. Er kann mit einem Klick geladen und auch wieder ausgeblendet werden.

YouTube-Embeds laden

Ich bin damit einverstanden, dass YouTube-Embeds geladen werden. Dabei können personen­bezogene Daten an YouTube übermittelt werden. Mehr dazu in der Datenschutzerklärung.

YouTube-Embeds laden

Datenschutzerklärung

Heißt das jetzt das Strix Point kaum schneller als Phoenix/Hawk Point ist oder hat man hier schonmal vorgerechnet und nimmt man einen Core Ultra 9 185H der sein Potential durch weitere Treiber, die in den kommenden Jahren kommen voll ausschöpft?

 

[Deinorius]

Die 36 % sind ein Durchschnittswert, während im Video Spiele getestet wurden, die deutlich besser mit AMD laufen. Auf der anderen Seite erwarte ich mir von den 4 zusätzlichen CU weniger, als sich manche hier erträumen. Sieht man besonders im Vergleich zwischen Phoenix und Phoenix2, wo ein deutlich großer Unterschied bei den CU vorliegt. Ergo ist der Vergleich für AMD vielleicht sinnvoller, weil der Vergleich mit Hawk Point schlechter aussehen würde? ¯\(ツ)/¯
Ich erwarte mir eher architektonische Verbesserungen bei der Effizienz und vielleicht sogar beim Raytracing, auch wenn das bei einer APU eine utopische Vorstellung ist.

 

[janer77]

@Jan : Wie passt die Aussage "Statt RDNA 3 kommt RDNA 3.5 zum Einsatz, über die darin umgesetzten Veränderungen verlor AMD allerdings kein Wort und das gilt auch für die GPU-Taktraten." zu der Tabelle mit der Aussage unten? Steh ich da auf dem Schlauch und verstehe was falsch?

Modell	Architektur	Kerne/ Threads	Basistakt	Turbotakt	Grafik	Grafiktakt	L2- + L3-Cache	TDP	NPU
Ryzen AI 9 HX 370	Zen 5 + Zen 5c	12/24	2,0 GHz	5,1 GHz	RDNA 3.5, 16 CUs	2,9 GHz	36 MB	28 Watt	50 TOPS
Ryzen AI 9 365	Zen 5 + Zen 5c	10/20	2,0 GHz	5,0 GHz	RDNA 3.5, 12 CUs	2,9 GHz	34 MB	28 Watt	50 TOPS

Ergänzung (3. Juni 2024)

Leider kein ECC Support.

spielt sicher leider keine Rolle in dem angedachten Verkaufssegment.

 

[4BitDitherBayer]

Ha. . . HA . . Die Lederjacke aus dem Grünen Lager hat es vor gemacht u. alle ziehen nach wenn man was verkaufen will muss (AI) im Namen stecken.

Mal sehen bis wann das neue Porsche Model namens 911/AI auf den Markt kommt Elektro war gestern AI ist die Zukunft.

 

[iNFECTED_pHILZ]

: Wenn die vielen Kerne, die vielen Grafik-CUs und die NPU alle auf einmal werkeln, dann kann man nicht garantieren, dass man die CPU-Kerne mit mehr als 2GHz betreiben kann.

Aber ist das wirklich so? Also das der Basistakt ungeachtet von TDP Anteil gehalten werden muss? Ich denke eher dass es einfach ein Performance/Energie sweet Spot ist bei dem aber noch genügend Leistung vorhanden ist dank optimierter Architektur. Hat sich ja doch einiges getan unter der Haube n

 

[ETI1120]

Aus dem Artikel

AMD gibt an, dass auch XDNA 2 noch auf der eigenen Architektur beruht, mit dem Kauf von Xillinx erworbene Technologie stecke noch nicht dahinter. Wie viel das Gespann aus CPU, GPU und NPU bei Strix Point in AI-Anwendungen leisten kann, ist noch nicht bekannt.

Das widerspricht allem was AMD bisher kommuniziert hat. Und wenn ich mir die Dokumentation zu XDNA ansehen dann erkenne ich keine signifikanten Unterschiede zur AIE-ML die von Xilinx kam und auf der Website zu XDNA steht auch in den Grafiken explizit AIE-ML, siehe Pfeil:

So wie ich es verstehe ist XDNA 2 dasselbe wie AIE-ML v2 die in den Versal Edge AI Gen 2 verwendet wird.

Zen4c-Kerne schaffen 3.5GHz oder so, wuerde ich bei Zen5c auch so erwarten. Ich vermute eher, dass die grosse Menge an Hardware fuer den Basistakt verantwortlich ist: Wenn die vielen Kerne, die vielen Grafik-CUs und die NPU alle auf einmal werkeln, dann kann man nicht garantieren, dass man die CPU-Kerne mit mehr als 2GHz betreiben kann.

Das sind alles gute Argumente.

Allerdings denke ich, dass AMD noch einiges zum Zen 5c zu erklären hat. Siehe unten

Merkwürdig insbesondere, dass es AMD so wenig betont. Sie können doch auf ihr Zen-C-Linie stolz sein...

Um Zen 5c einzuführen muss man auch über Zen 5 viel mehr sagen. Also um sowohl Zen 5 als Zen 5c einzuführen war einfach keine Zeit da.

Auch wenn es uns als Technikfreaks nervt, ist es für AMD als Unternehmen wichtiger das Partnernetzwerk einzubinden, als die große Masse mit Details zur Technik zu langweilen.

Ich denke der Deal mit den CPU-Leuten war, dass sie auf die Hot Chips dürfen, obwohl zu diesem Zeitpunkt Die Zen 5 Epycs noch nicht draußen sind.

Ich sehe irgendwie den Einsatzzweck der NPU nicht.
Jedes Gerät was KI Leistung braucht, kann über APU (iGPU) die erforderlichen Aufgaben ausführen.

Als ich mich angefangen habe mit Computern zu beschäftigen, war MIPS in aller Munde.
Die CPU-Anbieter haben sich mit den MIPS-Werte gegenseitig übertrumpft.

Nach eine Weile wurde das Akronym MIPS nicht mehr mit Mllion Instructions Per Second übersetzt, sondern mit Meanless Indicator for Pushing Sales. Es waren Zahlen die die reale Performance nicht wiedergespiegelt haben.

Mit den TOPS ist es das selbe. so ala Total Obsolete indicator for Pushing Sales.

Da damals auch die synthesischen Benchmarks eher Verwirrung gestiftet haben, wurde SpecMark geschaffen.

Was Lisa Su mit dem Bild der Törtchen versucht hat zu erklären ist, dass TOPS nicht gleich TOPS sind, es kommt auf die Datentypen an mit denen dieser Wert erreicht wird.

Ein anderer Faktor ist, wieviele TOPS überhaupt auf der Straße ankommen.

Die NPU bringt aber mehr Leistung dafür bei wesentlich weniger Stromverbrauch, die ist einfach darauf optimiert.

Das ist der Punkt den die ganzen GPU-Freunde beim schielen auf die TOPS Werte so gerne ignorieren.

Es ist doch toll wenn die GPU für Hintergrundaufgaben den Akku leersäuft, oder

Würde ich bezweifeln, sieht doch alles danach aus, dass ein CCX nach wie vor maximal 8 Kerne hat.

Ich würde einmal in Ruhe abwarten.

Die geometrische Anordnung kann ein Hinweis sein muss es aber nicht.

Dieser "Dieshots" wirft mehr Fragen auf als er beantwortet.

Die Darstellung der Zen 5 Kerne unterscheidet sich von der Darstellung im CCD​

Die Zen 5 Kerne beim Strix Point "Die Shot" stimmen mit den Zen 5 Kernen im CCD "Die Shot" nicht überein.

Strix point aus diesem Artikel​

Aus Strix Point, Die 4 unteren Kerne sind anders, also sind das die Zen 5 Kerne

Granite Ridge CCD aus dem CB-Artikel​

Die orientierung der Kerne ist anders, um 90° im Uhrzeigersinn gedreht. Die rechte Spalte scheint anhand der Strukturen im großen Block zu denen in Strix Point zu "passen"

Zum Zen 5 Kern in den "Die Shots"​

Was ist nun einfacher, das aufzuzählen wo die Zen 5 Kerne übereinstimmen oder das aufzuzählen wo es bei den Zen 5 kernen zwischen den "Die Shots" Unterschiede gibt?

Größe​

Im Strix Point "Die Shot" sind die Zen 5 und Zen 5c Kerne gleich groß. War die kleinere Fläche nicht der entscheidente Punkt bei den c-Kernen?

Ich halte es für keinen Zufall, dass AMD beim Foto von Turin eine Frontalansicht zeigt und bei Turin Dense eine verzerrte Perspektivsche Ansicht wählt, damit erschwert AMD das Bestimmen der Die-Maße von der Zen 5c CCDs.

Es fällt auf wie massiv sich die Geometrie der CCDs unterscheiden.
Und wie stark sich die Geometrie von der CCDs mit Zen 4c und Zen 5c unterscheiden.

So wie ich es interpretiere passt es zu einem 16 kern CCX:

Nur zu illustration der groben Anordnung, keine Größeverhältnisse.


Ein CCD mit Zen 4c war nur ein bisschen größer als ein CCD mit Zen 4. Bei Zen 5 scheint mir als wären die Dies von Zen 5c im Verhältnis zum Zen 5 CCD größer geworden. Ob ich richtig liege und um wie viel, kann man wegen der Verzerrung nur mühsam und ungenau abmessen.

Aber eben nicht sofort. "Bis auf weiteres" ist Strix Point nur als Notebook-C

Mal ruhig abwarten wie es sich entwickelt.

Es muss nicht so sein wie in der Vergangenheit.

 

[glumada]

Copilot+ das ist doch diese tolle funktion die alle 5 Sekunden einen Screenshot macht und in die Cloud hochlädt?

 

[Piktogramm]

Die Zen 5 Kerne beim Strix Point "Die Shot" stimmen mit den Zen 5 Kernen im CCD "Die Shot" nicht überein.

Das sind vor allem künstlerische Darstellungen. Den Zen5 in drei Subblöcke aufgeteilt wird, Zen5c aber nur in zwei ergibt ja auch keinen Sinn.

Ein guter Teil des Flächengewinns bei Zen4c war damit zu begründen, dass die Modularität der Funktionsblöcke der CPU aufgelöst wurde. Mich würde es nicht überraschen, wenn der selbe Trick jetzt bei Zen5 und Zen5c für die APUs angewendet wird. Jedoch einmal mit Bibliotheken für HighPerformance und einmal für HighDensity. Damit würden die Kerne im Flächenverbrauch näher zusammenrücken.

 

[Benjamin_Blume]

Sieht ganz gut aus, auch wenn AMD hier offensichtlich deutlich die Schere ansetzen musste, um den Stromverbrauch nicht übermäßig zu strapazieren.
Takt und die Reduktion der schnellen Kerne sprechen hier eine deutliche Sprache.
Trotzdem gut. Wird wohl mit den größeren Versionen nicht an die Effizienz von ARM heranreichen (Laufzeit). Dass diese aber was GPU + Features nicht an AMD heranreichen würden, war abzusehen. Was aber in Anbetracht, dass die Snapdragon schon ewig in Entwicklung waren und das Design irgendwann finalsiert werden musste und gleichzeitig AMD fast jährlich neue Hardware bringt, nicht weiter verwunderlich ist.
Bei Low Power Leistung und Laufzeit wird man es nicht ganz auf ARM Niveau schaffen. Das kann ich mir zumindest aktuell nicht vorstellen.
Trotzdem schönes Upgrade, v.a. wenn man kommende Ableger für Handhelds und HTPC/Emulationskisten einbezieht.

 

[Piktogramm]

FritzchensFritz hat auf Twitter die ersten Dieshots und im Discord von chipsandcheese gibt es Folgendes:


@ETI1120 als ping fürs Analysieren.

 

[ETI1120]

Das sind vor allem künstlerische Darstellungen. Den Zen5 in drei Subblöcke aufgeteilt wird, Zen5c aber nur in zwei ergibt ja auch keinen Sinn.

Es ist mir klar, dass es keine Dieshots sind, sondern Illustrationen die wie Die Shots aussehen. Deswegen die Anführungszeichen.

Aus dem ISSCC Vortrag von AMD zu Zen 4c

Der Größenunterschied bei Zen 4 ist drastisch, vor allem wenn man berücksichtigt dass der L2-Cache nicht schrumpft.

Ein guter Teil des Flächengewinns bei Zen4c war damit zu begründen, dass die Modularität der Funktionsblöcke der CPU aufgelöst wurde.

Das ist nur ein Nebeneffekt, der durch die deutlich geringeren Anforderungen an des Timing bei Zen 4c möglich wurde.

Mich würde es nicht überraschen, wenn der selbe Trick jetzt bei Zen5 und Zen5c für die APUs angewendet wird. Jedoch einmal mit Bibliotheken für HighPerformance und einmal für HighDensity. Damit würden die Kerne im Flächenverbrauch näher zusammenrücken.

Ich verstehe nicht worauf Du raus willst.

Ein kommentierter Die Shot von Phoenix 2 man sieht dass die Kerne unterschiedlich groß sind, ganz so wie es AMD bei der Einführung von Bergamo vorgestellt hat.

Bei Zen 4c hat AMD die Zielfrequenz für Zen 4c deutlich niedriger als die bei Zen 4 angesetzt. Damit kann ein dichteres Design realisiert werden u. a. weil die High Performance Bibliothek stärker verwendet wird.

Der maximale Turbotakt von Strix Point und Phoenix unterscheiden sich nur um 100 MHz, damit ist es ausgeschlossen, dass AMD bei Strix Point die Zen 5 Kerne dichter gemacht hat.

 

[SavageSkull]

Ich würde eher sagen, es ist primär die Effizienz, auch wenn diese beim Steam Deck die beste darstellt.

Beim OLED ist es nochmal deutlich besser geworden. Auch die Leistung hat etwas zugenommen, weil die Grafikeinheit von dem schnelleren RAM profitiert.

 

[Tekpoint]

Ryzen AI 9 Serie ist wirklich mega interessant und werde da mal schauen wie erste Test da gegen die Snapdragon X Serie kämpfen wird

 

[CDLABSRadonP...]

Ich würde einmal in Ruhe abwarten.

Die geometrische Anordnung kann ein Hinweis sein muss es aber nicht.

Dieser "Dieshots" wirft mehr Fragen auf als er beantwortet.

Die Darstellung der Zen 5 Kerne unterscheidet sich von der Darstellung im CCD​

Die Zen 5 Kerne beim Strix Point "Die Shot" stimmen mit den Zen 5 Kernen im CCD "Die Shot" nicht überein.

Strix point aus diesem Artikel​

[IMG]https://www.computerbase.de/forum/attachments/1717434002283-png.1490497/[/IMG]
Aus Strix Point, Die 4 unteren Kerne sind anders, also sind das die Zen 5 Kerne

Granite Ridge CCD aus dem CB-Artikel​

[IMG]https://www.computerbase.de/forum/attachments/1717434267027-png.1490498/[/IMG]

Die orientierung der Kerne ist anders, um 90° im Uhrzeigersinn gedreht. Die rechte Spalte scheint anhand der Strukturen im großen Block zu denen in Strix Point zu "passen"

Zum Zen 5 Kern in den "Die Shots"​

Was ist nun einfacher, das aufzuzählen wo die Zen 5 Kerne übereinstimmen oder das aufzuzählen wo es bei den Zen 5 kernen zwischen den "Die Shots" Unterschiede gibt?

Größe​

Im Strix Point "Die Shot" sind die Zen 5 und Zen 5c Kerne gleich groß. War die kleinere Fläche nicht der entscheidente Punkt bei den c-Kernen?

Ich halte es für keinen Zufall, dass AMD beim Foto von Turin eine Frontalansicht zeigt und bei Turin Dense eine verzerrte Perspektivsche Ansicht wählt, damit erschwert AMD das Bestimmen der Die-Maße von der Zen 5c CCDs.

Es fällt auf wie massiv sich die Geometrie der CCDs unterscheiden.
Und wie stark sich die Geometrie von der CCDs mit Zen 4c und Zen 5c unterscheiden.

So wie ich es interpretiere passt es zu einem 16 kern CCX:
[IMG]https://www.computerbase.de/forum/attachments/1717430706951-png.1490480/[/IMG]
Nur zu illustration der groben Anordnung, keine Größeverhältnisse.


Ein CCD mit Zen 4c war nur ein bisschen größer als ein CCD mit Zen 4. Bei Zen 5 scheint mir als wären die Dies von Zen 5c im Verhältnis zum Zen 5 CCD größer geworden. Ob ich richtig liege und um wie viel, kann man wegen der Verzerrung nur mühsam und ungenau abmessen.

Mal ruhig abwarten wie es sich entwickelt.

Es muss nicht so sein wie in der Vergangenheit.

Mal wieder ein absoluter Kracherbeitrag, auch in den anderen Punkten. Ich reagiere aber mal trotzdem nur auf den hier:
Auch mein erster Gedanke beim Blick auf das Schaubild vom DIE von Strix Point war, dass das ja echt von hinten bis vorne mal nicht passt.
Naja, wie du bereits gesagt hast:

Auch wenn es uns als Technikfreaks nervt, ist es für AMD als Unternehmen wichtiger das Partnernetzwerk einzubinden, als die große Masse mit Details zur Technik zu langweilen.

Später wird das schon nachgeholt werden.