Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
NewsIntel Arrow Lake: Diagramm bestätigt mehr PCIe 5.0 und nur noch DDR5
Mit den Desktop-Prozessoren der Familie Arrow Lake hält bald eine ganz neue Intel-Plattform Einzug, die auch neue Mainboards mit neuem Sockel und neuen Chipsätzen umfasst. Ein Diagramm bestätigt, dass Arrow Lake mehr PCIe-5.0-Lanes erhält und ausschließlich DDR5 unterstützt.
An sich soweit alles ‚wie zu erwarten‘. Interessant wird, welche Bitrate bei DP 2.1 unterstützt wird, ob es die vollen 20Gbit/s per Lane sind. Schade, das noch kein TB5 an Board ist.
Wäre ja auch zu viel verlangt, wie früher für einen Core 9 eine 9 usw. im Modell zu haben. Nein, stattdessen bekommt der Core 9 die 8, der 7 die 6 und der 5 die 4, damit man aus den reinen Modellbezeichnungen gar keine Infos mehr ziehen kann.
Naja, das würde wohl bis auf den erhöhten Stromverbrauch nicht wirklich was bringen. 2 NVMe SSDs direkt an der CPU dran, dazu die TB Ports. Da geht bis auf LAN, SATA, WIFI und vielleicht noch eine NVMe nichts über den Chipsatz. Da reichen die 8 Lanes 4.0 mehr als aus, bleiben dafür kühl und sparen Strom.
2 NVMe SSDs direkt an der CPU dran, dazu die TB Ports. Da geht bis auf LAN, SATA, WIFI und vielleicht noch eine NVMe nichts über den Chipsatz. Da reichen die 8 Lanes 4.0 mehr als aus, bleiben dafür kühl und sparen Strom.
Es wäre halt interessant, wenn es nvme mit 1x oder 2x PCIe 5.0 geben würde und entsprechend Mainboards mit Multiswitch und vielen Steckplätzen. Dann hätte PCIe 5.0 zumindest den Vorteil, dass man viele SSDs mit voller PCIe 4fach 4.0 Geschwindigkeit nutzen könnte, ohne eine CPU/Plattform mit vielen teuer erkauften Lanes kaufen zu müssen.
Welches Früher meinst du damit? Es war noch nie der Fall, dass in der Nummerierung strikt die Ziffer der Leistungsklasse enthalten war. Über alle Core i Generationen hinweg sieht das Schema so aus:
i3: x0xx, x1xx, x2xx, x3xx
i5: x4xx, x5xx, x6xx
i7: x7xx*
i9: x8xx und x9xx*
* Als eigenständige Leistungsklasse gibt es i9 auch erst seit der 7. Gen und bis dahin gehörten x8xx und x9xx ebenfalls zu den i7.
Und das Schema gilt auch nur für die Desktop-Modelle, bei den Notebook-/Mobile-CPUs ist das komplett wahllos. Da gibt es dann bspw. i7-10110Y, i7-10210Y und i7-10510Y oder auch i3-8145U, i5-8265U und i7-8565U.
Ich würde sagen, der Bedarf dafür ist einfach nicht da. Ich z.B. habe schon vier Anschlüsse auf dem Board für M.2. Kann also 32 TB drauf donnern. Wenn ich einen U.2 Adapter kaufe sogar mehrere 100TB. Von daher würde ich sagen, gibt es genug.
Also keine günstigen ddr4 Boards mehr und damit auf gleicher Höhe wie die AM5 Boards von AMD. Dann kann ja mal endlich sowas wie ein Preiskampf losgehen.
auf die bin ich auch Mega Gespannt, wahrscheinlich packt Intel dann Leistung per Watt in den Vordergrund,
oder höchste IPC Singlecore Leistung bei 5GHZ aber Taken eben auch nur bis 5 und nicht mehr bis +6
Das es einen neuen CORE Moment geben wird kann ich mir nicht vorstellen
Wenn ich das richtig verstehe, hat z.B. ein X670E insgesamt 24 PCIe5.0-Lanes:
x16 (oder zwei mal x8) für die Grafikkarte(n)
x4 für NVMe-SSD
x4 für Chipsatz "Downlink"
Edit: Daneben gibt es laut dem Schaubild nochmal x4 PCIe4.0 für den Chipsatz. Wie genau das aufgebaut ist, weiß ich nicht, hat vielleicht etwas damit zu tun, dass der X670E aus zwei Chips besteht?
Wenn ich das richtig verstehe, hat z.B. ein X670E insgesamt 24 PCIe5.0-Lanes:
x16 (oder zwei mal x8) für die Grafikkarte(n)
x4 für NVMe-SSD
x4 für Chipsatzanbindung
Der I/O-Die (IOD) von Ryzen 7000 verfügt über insgesamt 28 PCIe-Lanes der Generation 5.0. Von denen werden stets 4 Lanes für die Anbindung des jeweiligen Chipsatzes benötigt, die allerdings als PCIe 4.0 x4 ausgeführt sind. Die Chipsätze selbst unterstützen PCIe 5.0 nicht.
Die 4x, die dann noch übrig bleiben, können die Mobo-Hersteller frei nutzen, soweit ich weiß (GPP = General Pupose).
Also:
16x 5.0 für Graka
4x 5.0 für SSD
4x 5.0 für irgendwas
4x 5.0 für Chipsatzanbunding, der aber aktuell nur 4.0 kann.
= 28 PCIe 5.0 Lanes.
Mit Zen 6 gibts dann vielleicht n Chipsatz, der 5.0 kann.
