Krik schrieb:
Jetzt habt ihr mich abgehängt. Keine Ahnung, was das alles genau ist.
Intels TVB gibt es seit 2018, Turbo 3.0 seit 2016 mit Broadwell und Turbo 2.0 seit 2011 mit Sandy Bridge.
Sicher musst man nicht alles wissen und kann auch fragen. Gar kein Ding, aber ist in einem technisch versierten Forum bzw. einer Technikseite das nicht eher so, dass diese Dinge nicht unbedingt lang und breit erklärt werden müssen?
Krik schrieb:
Eigentlich erwarte ich bei einem Artikel, dass so was zumindest kurz erklärt wird, z. B. über diese Popups, die man mit den Fragezeichen aufklappen kann.
Dann bestehen News und Artikel nur noch aus diesen - weil da alle Nase lang technische Begriffe genannt werden. Dinge, die teilweise 10+ Jahre alt sind muss man mMn nicht immer wieder neu erklären. Sicher, verlinken ist eine Option. Aber der Leser kann auch einfach mal selbst nachlesen, wenn einen was interessiert.
Rockstar85 schrieb:
Thema Cache würde mich mal interessieren, ob du glaubst, dass ein Erweitern wie bei Intel für AMD in Mehrleistung fußen würde. Bisher war mir es so, dass auch die Pipeline passend gestaltet sein muss.
Das Problem beim Cache ist, dass die Leistung (Durchsatz und Latenz) in aller Regel sinkt, wenn die Cachegrößen steigen. Das heißt, der Kompromiss muss passend getroffen werden, da sonst Straflatenzen durch längere Signallaufzeiten den Vorteil auffressen würden. Hier würde man dann wahrscheinlich eher als weiteren Kompromiss mehr Cache Stufen einführen. L1 + L2 dediziert pro Core + L3 shared für alle Kerne oder geteilt für mehrere Gruppen ist genau so eine Stufe. Zu Core2 Zeiten gab es bspw. shared L2 Cache pro CPU. Bei den geklebten Core2Quad CPUs waren es je zwei Cores mit shared L2 Cache. Danach sanken die L2 Cache größen, wurden entsprechend schneller und man führte shared L3 Cache ein.
AMD umgeht das Problem ein Stück weit durch gestapelte Caches. Die Signallaufzeiten beim X3D Cache sind nicht sonderlich höher als bei der flachen non X3D Version. Es geht nur einfach drei Ebenen hoch, in der Fläche bleibt es gleich.
Wenn Intel das auch einführen würde, könnten sie das sicher tun. Aber ob es ähnlich viel zu AMD bringt, ist halt eine ganz andere Frage. Die Latenzen in der CPU von Core zu Speicher sind für die MCM Modelle drastisch schlechter als bei Intel. Im Gaming bspw. zählt bei LowRes Benches, die mittlerweile üblich sind, rein der Durchsatz. Durchsatz ist nichts anderes als (Latenz + Rechendauer) / Sekunde. Um so niedriger die Latenz, desto höher der Durchsatz (bei gleicher Rechendauer je Frame). Intel würde einfach wahrscheinlich weniger Latenzstrafe einsparen.
