News 3D V-Cache Technology: AMD stapelt L3-Cache bei Ryzen auf 192 MByte

fortunes schrieb:
Im Gaming war Cache immer durch noch mehr Cache zu ersetzen. Möglichst viel möglichst schnell.

Wobei "viel viel" im Gaming nicht immer hilft, wenn der Cache zu langsam angebunden ist.
Doch, Intels Broadwell-CPUs haben schön gezeigt, dass Games idR mit "viel viel" mehr als mit einer besonders schnellen Anbindung anfangen können. Der Zugriff auf den als L4-Cache eingesetzten eDRAM war mit Sicherheit weitaus langsamer als der auf den L3-SRAM-Cache direkt im CPU-Die, aber er war eben immer noch deutlich schneller als der lange Weg zum RAM und konnte mit seinen 128 MB natürlich wesentlich mehr RAM-Zugriffe abfangen als der L3-Cache.

Ich lehne mich mal etwas aus dem Fenster und behaupte, dass AMD mit einem 1 GB DRAM-Chip auf der CPU einen noch besseren "Gaming-Boost" als mit den 192 MB SRAM hätte schaffen können.
Allerdings wäre das fertigungstechnisch deutlich aufwändiger gewesen als diese Lösung und damit auch teurer. Einfach den L3-Cache stapeln ist schon 'ne gute Idee. Wenn das Stacking-Verfahren selbst nicht besonders kostspielig ist, sollten sich die Aufpreise durch den Cache-Boost sogar in humanen Grenzen halten.
 
  • Gefällt mir
Reaktionen: TheCrazyIvan, fox40phil und Coeckchen
192 MB Cache, so viel RAM hatte mein erster PC nicht mal. Lustige Zeiten.

15% Mehrleistung noch mal auf AM4 mitzunehmen, klingt durchaus attraktiv. Das ist quasi noch mal eine Gen an Mehrleistung.

Da überspringe ich eher die erste Gen DDR5 und gebe noch mal Geld für eine neue CPU aus. Die erste Gen mit neuem RAM macht meist nur Hantier, BIOS-Probleme, grottenschlechte ICs, sodass man sowieso 1-2 Jahre später neue Sticks kaufen darf...
 
  • Gefällt mir
Reaktionen: Tzk
KlaasKersting schrieb:
15% Mehrleistung noch mal auf AM4 mitzunehmen, klingt durchaus attraktiv. Das ist quasi noch mal eine Gen an Mehrleistung.
Jop. Wenn das so kommt, dann ist das ein würdiger Abschluss für AM4. Mich freuts.
 
fox40phil schrieb:
Oder den 5900X tray für schlappe 449€
Ich hab mir zum Ziel gesetzt, dass eine 3 ganz vorne stehen muss :D also beim Preis. Aber er wird irgendwann kommen, mein 12-Kerner für mein AM4-Board...
 
Zuletzt bearbeitet:
  • Gefällt mir
Reaktionen: fox40phil und Beitrag
Ich hatte von dieser Computex eigentlich keine Überraschungen erwartet. Das macht wirklich Lust auf mehr. Ein AM4 Zen3+ mit 3D-Stacking wäre was. 1x zum mitnehmen bitte!
 
Zuletzt bearbeitet:
  • Gefällt mir
Reaktionen: Tanzmusikus, Volker und ghecko
Artikel-Update: Weitere Analysen im Nachgang der Keynote von vielfältiger Stelle offenbaren, dass AMD anscheinend zwei 32-MByte-Slices an L3-Cache für den Ryzen 5000 übereinander gestapelt hat, da nicht nur die Fläche dann ziemlich exakt mit der Lösung im CCD übereinstimmt.

[Embed: Zum Betrachten bitte den Artikel aufrufen.]

Die zuletzt sehr oft zutreffenden Gerüchte vermelden zudem, dass AMD in Zukunft bis zu acht dieser 32-MByte-Lagen übereinander stapeln kann. Pro 8-Kern-Prozessor-Die mit bereits 32 MByte wären so zusätzlich 256 MByte L3-Cache möglich und würde bisher unrealistisch erscheinende 288 MByte L3-Cache für einen Acht-Kern-Prozessor erlauben.
 
Zuletzt bearbeitet:
  • Gefällt mir
Reaktionen: bad_sign, Tanzmusikus, aklaa und 2 andere
Sehr schön. :)

Gut für AMD, dass sie noch etwas dazwischen schieben können bis Zen4 irgendwann kommt...und auch gut für uns Spieler, wenn die Spieleleistung tatsächlich so gut steigt.

Mich interessieren die genauen Auswirkungen bei diesem Stapeln.
In der Regel wird die Latenz zum Cache schlechter, um so größer der Cache wird....und um so weiter er weg ist.
Das könnte auch Nachteile bedeuten, bei Anwendungen, die etwas L3 Cache nutzen, aber nicht so viel davon.

Dann die Kühlung...ein weiteres Bauteil "oben drauf" zu setzen, klingt erstmal nach einem Problem für die Kühlung.
Wobei der zusätzliche L3 nur auf dem alten L3 sitzt, und die Kerne daneben sind.
Auf dem Bild sieht es so aus, als hätte man da was drüber gegossen und es würde komisch schräg abfallen.
Das können sie ja eventuell noch verbessern....

Wenn die Größe passt, wird es ja vermutlich auch 7nm sein....man sagt ja immer, dass sich Speicher schlecht verkleinern lässt, aber ich schätze, dass ein 12nm Fertigung doch größer ausgefallen wäre und schlechtere Latenzen hätte.

Alles in allem hatte ich nicht mit sowas gerechnet und bin postiv überrascht. :)

Jetzt können sie noch einen HBM2(E), Chip neben die Chiplets setzen. ;)
So ein L4 Cache wäre auch was feines.

Ich bin gespannt, ob es die CPUs dann gestapelt und ungestapelt geben wird.
Es würde Sinn ergeben, wenn nur die top Modelle diese Technik bekommen.
Denn so ein Arbeitsschritt ist sicherlich teuer und wir wollen ja auch bezahlbare Mittelklasse CPUs von AMD.
 
  • Gefällt mir
Reaktionen: karl_laschnikow, ZeroStrat und Tanzmusikus
konkretor schrieb:
@bensen es ist genau anders rum, die aktuellen CPU sind günster zu fertigen wie eine APU
Was zu beweisen wäre. Der IO Die auch wenn in 12 nm fällt auch nicht umsonst vom Himmel und das Packaging ist auch aufwändiger. Ich denke die tuen sich beide nicht viel.

Aber davon ab, enthielt mein Post gar keine Wertung diesbezüglich. ;)
 
Beitrag schrieb:
Ich warte auch noch auf den richtigen Moment. Mein 3600 mit seinem unschlagbaren Preis-Leistungsverhältnis ist nur das Trittbrett für diese hohen Ziele. :cool_alt:
So beim 4.ten oder 6.ten Stapel an Cache wird mein 3600er auch gewechselt. Durch die Aufstockung bleibt AM4 Sockel doch noch viel langlebiger als erwartet :daumen:
 
Das wird aber ab einer gewissen Stapeldicke schwierig für die Wärmeabfuhr. Den entstehenden Höhenunterschied müsste man ja mit Material zur Wärmeleitung auffüllen oder den Heatspreader anpassen.
Produziert bei einem Prozessor eigentlich der Cache oder die Rechenwerke mehr Energie.
 
  • Gefällt mir
Reaktionen: Baal Netbeck
aklaa schrieb:
Durch die Aufstockung bleibt AM4 Sockel doch noch viel langlebiger als erwartet
Für Nutzer, denen heute 6 Kerne reichen, ist es um die Langlebigkeit von AM4 ohnehin bestens bestellt, wenn man eine Upgradeoption auf bis zu 16 Kerne hat und zukünftige Software ohnehin eher nach mehr Threads als nach mehr Single-Core-Performance schreien wird.
Aber wenn es jetzt obendrein Cache en masse gibt, wird auch der RAM-speed vom bald "veraltetem" DDR4 weniger kritisch.
Das sind natürlich optimale Aussichten. :cool_alt:
Ergänzung ()

kleinstblauwal schrieb:
Produziert bei einem Prozessor eigentlich der Cache oder die Rechenwerke mehr Energie.
SRAM ist sehr sparsam. Die Rechenwerke machen das mit der Abwärme unter sich aus.
 
Zuletzt bearbeitet:
  • Gefällt mir
Reaktionen: Tanzmusikus und Baal Netbeck
fox40phil schrieb:
Meint ihr nicht, dass es auch ein Vorgeschmack sei auf die Neuerungen von Zen4? Dort wird das ja sicherlich auch mit dabei sein?
Gabs zur Computex kein Wort zu Zen4?

ZEN 4 ist Ende nächstes Jahr
 
Das war echt das Highlight von AMD auf der Computex. Das ermöglicht spannende neue Produkte. Aber ich fürchte die Technik ist auch nicht ganz billig, Wird interessant, was AMD dafür dann extra aufruft. Aber der Ansatz ist genial. So kann man weiterhin mit einem einheitlichen Chiplet Design deutlich mehr unterschiedliche Produkte fertigen. Die Modularität des Designs gefällt mir.

kleinstblauwal schrieb:
Den entstehenden Höhenunterschied müsste man ja mit Material zur Wärmeleitung auffüllen oder den Heatspreader anpassen.

Ich denke sie werden mit angepassten Heatspreadern arbeiten. Den Höhenunterschied wird man mit Lot nicht ausgleichen können und es wäre auch weniger leistungsfähig. aber ja das ist natürlich ein nachteil. Je höher der cachestapel wird umso weiter rücken die kerne vom IHS weg.

Beitrag schrieb:
Für Nutzer, denen heute 6 Kerne reichen, ist es um die Langlebigkeit von AM4 ohnehin bestens bestellt, wenn man eine Upgradeoption auf bis zu 16 Kerne hat und zukünftige Software ohnehin eher nach mehr Threads als nach mehr Single-Core-Performance schreien wird.

Bei der Prognose wäre ich vorsichtig. mehr IPC nützt immer etwas, mehr kerne nicht. Aufgaben die sich nicht parallelisieren lassen bringen mehr kerne wenig. Bei den aktuellen IPC Sprüngen ist man da dann fix abgehängt. Ich hatte vorher einen stark übertakteten 1950x 16 Kerner im System und der Sprung auf Zen 3 war schon enorm, trotz halber Kennzahl. Themen wie Befehlssatzerweiterungen kannst du auch nicht so einfach mit ein paar mehr kernen ersticken. IPC bleibt aber weiter ein enorm wichtiger Faktor.

Beitrag schrieb:
Aber wenn es jetzt obendrein Cache en masse gibt, wird auch der RAM-speed vom bald "veraltetem" DDR4 weniger kritisch.

Aber wenn wir schon von zukünftiger Software sprechen, dann muss man auch sehen, dass es auf zukünftigen Plattformen halt auch viel cache UND schnellen Speicher gibt.

AM4 hat noch ein langes Leben vor sich. Kein Wunder, die großen Sandy Bridge E Modelle kann man heute auch für die meisten Dinge noch nutzen. Aber der Fortschritt bleibt nicht stehen. Im Gegenteil, er ist gerade so richtig ins Rollen gekommen
 
  • Gefällt mir
Reaktionen: Maggolos, karl_laschnikow und Baal Netbeck
Volker schrieb:
Pro 8-Kern-Prozessor-Die mit bereits 32 MByte wären so zusätzlich 256 MByte L3-Cache möglich und würde bisher unrealistisch erscheinende 288 MByte L3-Cache für einen Acht-Kern-Prozessor erlauben.
Bei sowas wie dem AMD Epyc 73F3 wären das nette 2304MB L3 Oo wer brauch da überhaupt noch RAM, bestimmte Dinge würden da echt schon ohne laufen.
 
Grad erst nen 5800x für 369€ gekauft weil mein i5 3570 + 8GB nur noch limitieren... Hoffe meine Entscheidung war richtig.
Bei der Chipknappheit die sicher auch noch 2022 nicht ausgestanden sein wird, wird sich so ein stacked Cache ordentlich auf den Preis auswirken.
 
Zurück
Oben