chris333 schrieb:
Man wird das Gefühl nicht los, das die sich die letzten 10 Jahre auf den relativ schlechten CPU´s von AMD ausgeruht haben, und bekommen jetzt ne schallende Ohrfeige dafür.
Intel hat sich zu sehr in die Richtung monolithische perfekte Die konzentriert, und das auch nur im Server Markt. Für die kleine Plattform um S1151 hat man quasi wenig getan, ganz bewusst nicht da man erst mit 10 und 7nm da wieder Schritte voran gehen wollte (Was halt eine never ending Story wurde). Ergo hat man gar nicht erst angefangen hier an Core Count oder so zu denken.
Alles was wir nun >4 Kerne in 14nm auf dem Mainstream Sockel sehen ist eher den Notnagel den Intel fahren muss um bis zur eigentlichen next Gen zu brücken.
Blöd nur... Intel erwischt es damit nicht nur im Mainstream kalt, nun auch zunehmend im HEDT / Server - da man genau da eben mit den großen SLX Kernen und dem Platz / Stromfressenden Mesh da steht.
Intel hätte früh, heißt zu Ryzen I alle Karten (und Geld) in die Hand nehmen müssen:
-> 1 Neuen Sockel zb 1511, 125-150W TDP. Bereit für 16C (Skylake Kerne, nicht Skylake X) in 14nm wenns sein muss. Quadchannel.
-> parallel Ice Lake Architektur (längst fertig) auf 14nm migrieren, hier 2x8 C Chips verheiraten
-> CPU ohne iGPU für diesen neuen Sockel auflegen
-> wenn IceLake zu viel Arbeit für 14nm ist, dann die bestehende Skylake Architektur (die ja in 14nm alleinig da ist, neben SLX) nicht erst auf, 6, dann 8, dann 10 Kerne aufbohren müssen sondern direkt den 10C. Wieso macht man hier so kleine Brötchen??? Der Aufwand ist derselbe.
Da aber 10C selbst nicht reichen und das absolut absehbar war (es war lange klar was AMD in 7nm liefert, 16C in AM4 waren gesetzt seit Ryzen 1!) muss Intel irgend eine günstige fast track Lösung fahren um eben 2 Die zusammenzuschalten. Mit allen Nachteilen die das hat. Ala Q6600.
Technisch gesehen hat Intel alles was sie brauchen.
Die Kerne mit Ringbus und Ram IO die nun immer ein +2 Schema bekommen gibt es schon lange. Von der Architektur her ist ein 9900X auch zu Zeiten des 7700k in 2 Werktagen fertig designed. Was Designarbeit gebraucht hätte wäre der nötige Interconnect sofern man 2 Die verschalten will. Vermutlich ist es daran gescheitert. Das Skylake Silizium ist im Mainstream nicht Multisockel fähig. Also pappt man da auch nicht so schnell 2 Die auf ein Substrat. Außer eben man steckt Designarbeit rein.
Edit: Für mich hat das Intel komplett verpennt. Die kleineren effizienten Kerne mit super effizientem Ringbus hat man schon lange. Theoretisch kann damit Intel einen 16C (in 14nm) bauen der kaum größer ist als ein Ryzen 1/2 Die. Ohne GPU halt. Sogar 20C wären gar kein Problem gewesen und wir wissen dank Haswell EP das das noch gut skaliert.
