News AMD Ryzen 7 9800X3D: Versteckter 3D-Cache, freier Multi und Aufpreis zum 7800X3D

[Wan900]

(...)
Ursprünglich will ich ja ein Gigabyte Board, weil ich damit Erfahrungen habe. Aber z.b. auf Geizhals ist kein Gigabyte ITX Board mit PCIe 5.0 auffindbar.
Es gibt nur 4!!! ITX Boards mit PCIe 5.0 x16.
3 davon sind von Asus und Asus will ich aus Prinzip nicht.
Und ansonsten gibt es nur ein ASrock B650E Board, aber das unterstützt laut Spec keine hohen RAM-Takte...

X870E brauche ich aber nicht. Und B850 ist nur ein Rebrand von B650 ohne PCIe 5.0 x16.
Ergo warte ich auf die neuen Boards mit X870 (was B650E darstellt), das die das abliefern das ich suche.
(...)

Sitze im gleichen Boot.

Aktuell habe ich ebenfalls das Gigabyte B550i und bin damit mehr als zufrieden.
Leider ist die Auswahl an geeigneten AM5 ITX-Boards eher mau.

Überlege aktuell mir das ASUS B650E-I zu holen.

 

[Nagilum99]

Also alles richtig gemacht. Mit Clickbait hat das nichts zu tun, sondern geht in die Richtung, wie erhalte ich ein alleinstellungsmerkmal.

Mit sachlich falschen Titeln als Alleinstellungsmerkmal zu werben ist mindestens "schwierig".
Okay, die BLöD-Zeitung ist damit durchaus (wenn auch weniger als früher) erfolgreich... aber ob das so nachahmenswert ist?

 

[MaverickM]

CPUs die genauso schnell und effizient sind wie die 9000er AMD

Sind sie halt nur nicht...

 

[Schinken42]

Das ergibt keinen Sinn. Der Cache war bei den 7000X3D näher am Heatspreader und damit näher an der Kühlung. Den davon wegzuschieben, verschlimmert das Problem nur noch.
Die X3D-Modelle dürfen nur maximal 89°C warm werden. Die ohne 3D-Cache 95°C.

Der Cache erzeugt aber keine signifikante Wärme, sondern die Kerne. Dass die Kerne jetzt näher am Heatspreader sind ist also vorteilhafter als wenn es der Cache ist, einleuchtend? Vorher ht der Cache als Zwischenschicht einfach die Wärmeabfuhr behindert, jetzt nicht mehr, weil er nicht "im Weg" (zwischen Hitzequelle und Heatspreader) liegt.

 

[aldaric]

Vorher ht der Cache als Zwischenschicht einfach die Wärmeabfuhr behindert, jetzt nicht mehr, weil er nicht "im Weg" (zwischen Hitzequelle und Heatspreader) liegt.

+ dadurch wird der Cache nicht unnötig heiß und die Kerne können höher takten, ohne den Cache zu grillen.

 

[Schinken42]

@aldaric Nope. Der Cache ist nicht besonders Temperaturanfällig, er hat einfach nur die Wärmeabfuh gestört. Die Kerne können einfach höher takten, weil die Wärmeabfuhr verbessert ist.

 

[davidzo]

Wie hieß es so schön in den Unilabors. Wer misst misst Mist. Wer viel misst misst viel Mist.

Was hat die Phrasendrescherei mit dem Thema zutun?

Fakt ist dass Zen5 sehr wohl von Latenzverbesserungen profitiert. Das kann man leicht selber mit DRAM timings ausprobieren. Der Aida Latenzfix ist kein Hinweis dass Zen5 aufgrund des großen Caches und ROBs eh schon weitgehend Latenzunabhängig operiert. Und das war deine ursprüngliche Aussage, nämlich dass eine latenzärmere Anbindung zwischen I/O Die nichts bringt. Ich denke es ist sehr wahrscheinlich dass Zen6 genau dort ansetzen wird, denn der IFOP Interconnect hat sich nun seit Zen2 nicht verändert.

Ponte Vecchio ist EOL.

Und? Epyc Packaging ist auch BEOL bzw. post-Fab (das ist was relevant ist).
Zen5 ist auch post-fab . Selbst Mi300A ist post-fab, denn nur die XCDs sind hybrid gebondet, der HBM und die I/O DIEs haben auch wieder µbumps.

Die MI300A hat ganz andere Anforderungen an die Bandbreite als eine EPYC CPU. Und weil es eben andere Anforderungen sind, kommen andere Lösungen heraus.

Das ist ein Zirkelschluss, kein Argument. Und es ignoriert auch den eigentlichen Punkt der Diskussion den @stefan92x angesprochen hat: Dass man durch 3d Packaging bessere Latenzen erreichen kann als mit dem bisherigen Infinity-fabric on Package.

Es ist naheliegen dass Radeon Instinct stacked silicon verwendet weil das eine Vorraussetzung für die Benutzung von HBM ist. Mi-300A verwendet das allerdings auch für den i/o DIE. Die Diskussion ging nicht darum ob Epyc HBM braucht (was in AVX512 Edgecases sicher auch interessant wäre, also ein Mi-300AAA it nur CPU DIEs und HBM). Sondern es ging um die Anbindung des IO-DIEs.
Deine ursprüngliche Aussage war dass es technisch nicht möglich ist bei Epyc den i/o DIE über 3D oder 2.5D statt über das Flipchip Package anzubinden. Jetzt ruderst du zurück und behauptest du hättest lediglich gesagt dass es finanziell nicht sinnvoll wäre. Ich frage nur wo du das wissen her nimmst, da es sich imo nicht deckt mit dem Indusrietrend.

Die MI300A/X hat im Gegensatz zur MI250X keine Siliziumbrücken mehr, sondern wieder einen Siliziuminterposer. Warum wohl?

Weil man nicht nur den HBM mit dem jeweiligen DIE verbindet, sondern auch die DIEs untereinander. Die Fläche an Brücken nähert sich dann eh einem interposer an.

Zen 5 wurde nicht als Kern fürs Gamings entworfen. Es gibt Aufgaben bei denen Zen 5 deutlich stärker als beim Gaming zulegt.

Die eigentliche Frage ist, was muss gemacht werden um das breitere Design von Zen 5 besser auszulasten. Die bestehende Software neu komplieren, oder neue Software schreiben.

Das muss nicht unbedingt mit Zen5 alleine zutun haben. Ein Teil der architekturellen Änderungen hat AMD schon vorrausschauend für Zen6, Zen7 gemacht. Das Potential könnte also erst in künftigen CPU-Generationen gehoben werden. Lisa hat mal durchscheinen lassen dass AMDs teams anscheinend nach einer art continuous delivery modell arbeiten und daher wenig anfällig für Verzögerungen sind. Natürlich gibt es noch fertigungstechnische Verzögerungen, aber bei der Architektur kommt halt rein was bis dahin fertig und getestet ist. Angeblich hat das Managemend bei Strix point eine Ausnahme gemacht weil man unbedingt noch eine neuere NPU version rein haben wollte, wodurch der Chip den OEMs erst verspätet zur Verfügung stand.

Hier ein paar Aussagen von Mike Clark aus dem Interview von Gerorge Cozma, die ein wenig aufschluss darüber geben wieso wir bei Zen5 wimöglich nicht die vollen Vorteile des breiteren Cores sehen:

danach gefragt wieso Zen5 kein NOP Fusion mehr unterstützt was man mit Zen4 erst eingeführt hatte:

Zen 5 is sort of a foundational change to get to that 8-wide dispatch and 6 ALUs. We’re now going to try to optimize that pinch point of the architecture to get more and more out of it and so you know as we move forward, no op fusion is likely to come back as a good leverage of that eight wide dispatch. But for the first generation, we didn’t want to bite off the complexity.

Und über die 4 -> 6 Integer Alus:

Yeah, as we think of Zen 5 we needed a new foundation for more compute to drive future workloads that continue to stay on this cadence of double digit IPC per generation. So you know we have been at the original Zen was 4-wide [dispatch and] 6 ALU’s and we had done a lot of innovation to really you know leverage all those resources [in] Zen, Zen 2, Zen 3, Zen 4. But we really we’re not to be able to keep that up, so we really needed to reset that foundation of a wider unit, more ALUs, more multiplies, more branch units, and then be able to leverage that like we did with the originals then to provide innovation going forward. [...] and you’ll see the actual foundational lift play out in the future on Zen 6 even though it was really Zen 5 that set the table for that and let software innovate.

Über diesen Punkt sind wir bei CPUs schon sehr lange hinaus. Die einfachen Tricks sind schon vor 20 Jahren ausgegangen.

habe den Dchreibfehler für dich gefixt:
"Über diesen Punkt sind wir bei X86 CPUs schon sehr lange hinaus. Die einfachen Tricks sind schon vor 20 Jahren ausgegangen."

Mal ein kleines bisschen über den Tellerand hinausschauen, ...

Den Wunsch gebe ich gerne auch zurück 🤲

 

[Mensch_lein]

Mit sachlich falschen Titeln als Alleinstellungsmerkmal zu werben ist mindestens "schwierig".
Okay, die BLöD-Zeitung ist damit durchaus (wenn auch weniger als früher) erfolgreich... aber ob das so nachahmenswert ist?

ich zitiere mich mal selbst:

Mit Clickbait hat das nichts zu tun, sondern geht in die Richtung, wie erhalte ich ein alleinstellungsmerkmal.

https://de.wiktionary.org/wiki/verstecken

sich oder jemand anderen oder etwas an einen Ort bringen, der anderen nicht bekannt ist, wo man oder es nicht gesehen wird

Bezeichnend ist ja auch, dass Synonym "verbergen" dazu. Da wird ein Schuh draus, man hat den Cache nicht direkt gesehen, wo man ihn erwartet hätte. Er war verborgen, da er unten ist. etc. pp.

Kurz gesagt, der Titel ist sachlich nicht falsch, da man den 3d cache nicht direkt sieht, betrachtet man die CPU wie üblich von oben. Insofern kann man ruhig schreiben, er sei versteckt, da er nicht direkt dort zu finden ist, wo man ihn erwarten würde, wie man es früher gemacht hat.

Beim letzten Teil musste ich schon schmunzelt, du hast also meine Stossrichtung bemerkt, aber die Aussage selbst nicht verstanden. Da stand von mir, dass man die Balance finden soll, nicht, man würde am besten der Blöd-Zeitung nachwandeln. Ein feiner Schied-unter.. wie ich finde.
Es geht um die Balance und damit begründe ich meine Haltung. Die musst du natürlich nicht teilen. Aber etwas als "sachlich falsch" zu bezeichnen, dass es nunmal nicht ist, ist eher "schwierig", wie ich finde.

Die Basis meiner Aussage war, CB will natürlich, sich von der Masse abheben und das nicht um jeden Preis. So ist es ja nicht, darum ist die Formulierung eigentlich ganz gelungen. Denn sie macht neugierig, jedenfalls hatte es bei mir diesen Effekt. Genau das ist ein Alleinstellungsmerkmal, dass die anderen Redaktionen nunmal NICHT hatten.
Ich verstehe es ja, wenn du der Leser bist, der nur staubtrockenes lesen möchte. Sei dir unbenommen, klar. Nur trifft das eben nicht auf die grössere Masse zu. Und nein, damit ich nicht Bild-Blöd und Konsorten gemeint, sondern die Masse an Menschen, die nunmal auch beim Lesen spass haben wollen und nicht vor Staubtrockenem ersticken wollen, bis sie an ihre Infos kommen. Etwas hart formuliert, aber du verstehst sicher, was ich damit meine.