Yosup schrieb:
Hybrides Konzept kratzt an der Perfektion... Bravo, AMD!
Ich lade hiermit all jene, die vor 2,5 Jahren unter jedem Artikel zu intel Alder Lake inbrünstig erklärten, was für ein Käse und Armutszeugnis seitens intel eine hybride Architektur doch ist, dazu ein, die gleichen Argumente mit vergleichbarem Engagement hier nochmals vorzutragen... just for the lol.
AMD und Intel folgen nicht dem gleichen Konzept. Insbesondere hat keiner von beiden übrigens auf big.LITTLE gesetzt, was auch viele nicht verstanden haben. Um erst einmal das letzte Missverständnis auszuräumen: Die Idee von big.LITTLE ist es, ein paar kleine Kerne mit
anderer Architektur als die großen Kerne zu haben, die eine absolut gesehen niedrige Leistungsaufnahme haben und dafür ausreichen, sämtliche Aufgaben im Idle zu erledigen und somit die Leistungsaufnahme im Idle zu drücken. Als Bonus können diese auch noch mit den großen Kernen zusammenarbeiten, wann immer richtig gut parallelisierbare Software vorliegt. Ansonsten sollten sie besser schlafen gehen, denn dann reduzieren sie effektiv sogar bei gegebenen Powertarget bloß die Performance. Entsprechend haben diese Prozessoren dann auch bloß gerade so viele LITTLE-Kerne, wie unbedingt notwendig.
Das Konzept von Lakefield, AlderLake und RaptorLake ist hingegen, Performance-Kerne mit (radikalen) Flächeneffizienzkernen zu verheiraten, die auf
eine andere Architektur setzen. In der Implementierung waren diese Kerne dabei übrigens insbesondere keine Energieeffizienzkerne, sondern in dem Punkto ziemlich mau aufgestellt. Ganz praktisch gesprochen: Ein tatsächlicher RaptorLake mit 8P+16E (und für die einfache Betrachtung deaktiviertem SMT) ist beim gleichen Powertarget in perfekt parallelisierbarer Software langsamer als ein hypothetischer RaptorLake mit 24P.
Das Konzept von AMD ab Phoenix 2 ist es hingegen, Performance-Kerne mit (deutlich weniger radikalen) Flächeneffizienzkernen zu verheiraten, die auf
die gleiche Architektur setzen. Ihr SweetSpot wurde stark in Richtung niedriger Taktraten verschoben. Abermals praktisch gesprochen: Ein tatsächlicher StrixPoint mit 4P+8C ist bei gleichem, geringen Powertarget schneller als ein hypothetischer StrixPoint mit 12P.
Um jetzt auch noch das letzte Bisschen aufzuklären: Mit MeteorLake wurde alles komplizierter, denn dort hat Intel auch noch Kerne im big.LITTLE-Stil einführen wollen und die aus den früheren Flächeneffizienzkernen entwickelt. Geklappt hat das mäßig. Aber die Weiterentwicklung von ihnen hat sehr gut funktioniert und zu den kleinen Kernen von LunarLake geführt, aus welchen nun wiederum die neuen Flächeneffizienzkerne für ArrowLake entwickelt wurden. Ob diese gleichzeitig auch passable big.LITTLE-Kerne sein werden, wird sich zeigen.
